PCIe ५.० विशिष्टताहरूको परिचय

• PCIe ५.० विशिष्टताहरूको परिचय

PCIe ४.० स्पेसिफिकेशन २०१७ मा पूरा भएको थियो, तर AMD को ७nm Rydragon ३००० शृङ्खला नभएसम्म यसलाई उपभोक्ता प्लेटफर्महरूले समर्थन गरेका थिएनन्, र पहिले सुपरकम्प्युटिङ, इन्टरप्राइज-क्लास हाई-स्पीड स्टोरेज, र नेटवर्क उपकरणहरू जस्ता उत्पादनहरूले मात्र PCIe ४.० प्रविधि प्रयोग गर्थे। यद्यपि PCIe ४.० प्रविधि अझै ठूलो मात्रामा लागू गरिएको छैन, PCI-SIG संस्थाले लामो समयदेखि छिटो PCIe ५.० विकास गर्दै आएको छ, सिग्नल दर हालको १६GT/s बाट ३२GT/s मा दोब्बर भएको छ, ब्यान्डविथ १२८GB/s पुग्न सक्छ, र संस्करण ०.९/१.० स्पेसिफिकेशन पूरा भएको छ। PCIe ६.० मानक पाठको v०.७ संस्करण सदस्यहरूलाई पठाइएको छ, र मानकको विकास ट्रयाकमा छ। PCIe 6.0 को पिन दर 64 GT/s मा बढाइएको छ, जुन PCIe 3.0 को 8 गुणा हो, र x16 च्यानलहरूमा ब्यान्डविथ 256GB/s भन्दा ठूलो हुन सक्छ। अर्को शब्दमा, PCIe 3.0 x8 को हालको गति प्राप्त गर्न केवल एउटा PCIe 6.0 च्यानल आवश्यक पर्दछ। जहाँसम्म v0.7 को सवाल छ, PCIe 6.0 ले मूल रूपमा घोषणा गरिएका धेरैजसो सुविधाहरू प्राप्त गरेको छ, तर पावर खपत अझै पनि सुधार भएको छ।d, र मानकले भर्खरै L0p पावर कन्फिगरेसन गियर प्रस्तुत गरेको छ। अवश्य पनि, २०२१ मा घोषणा पछि, PCIe 6.0 व्यावसायिक रूपमा २०२३ वा २०२४ मा उपलब्ध हुन सक्छ। उदाहरणका लागि, PCIe 5.0 २०१९ मा अनुमोदन गरिएको थियो, र अब मात्र आवेदन केसहरू छन्।

अघिल्ला मानक विशिष्टताहरूको तुलनामा, PCIe 4.0 विशिष्टताहरू अपेक्षाकृत ढिलो आए। PCIe 3.0 विशिष्टताहरू PCIe 4.0 को परिचयको 7 वर्ष पछि 2010 मा प्रस्तुत गरिएको थियो, त्यसैले PCIe 4.0 विशिष्टताहरूको आयु छोटो हुन सक्छ। विशेष गरी, केही विक्रेताहरूले PCIe 5.0 PHY भौतिक तह उपकरणहरू डिजाइन गर्न थालेका छन्।

PCI-SIG संगठनले दुई मापदण्डहरू केही समयको लागि सहअस्तित्वमा रहने अपेक्षा गर्दछ, र PCIe 5.0 मुख्यतया उच्च-प्रदर्शन उपकरणहरूको लागि प्रयोग गरिन्छ जसमा उच्च थ्रुपुट आवश्यकताहरू छन्, जस्तै AI को लागि Gpus, नेटवर्क उपकरणहरू, र यस्तै, जसको अर्थ PCIe 5.0 डाटा सेन्टर, नेटवर्क र HPC वातावरणमा देखा पर्ने सम्भावना बढी हुन्छ। डेस्कटपहरू जस्ता कम ब्यान्डविथ आवश्यकताहरू भएका उपकरणहरूले PCIe 4.0 प्रयोग गर्न सक्छन्।

PCIe ५.० को लागि, सिग्नल दर PCIe ४.० को १६GT/s बाट ३२GT/s मा बढाइएको छ, अझै पनि १२८/१३० इन्कोडिङ प्रयोग गर्दै, र x१६ ब्यान्डविथ ६४GB/s बाट १२८GB/s मा बढाइएको छ।

ब्यान्डविथ दोब्बर गर्नुको साथै, PCIe 5.0 ले अन्य परिवर्तनहरू ल्याउँछ, सिग्नल अखण्डता सुधार गर्न विद्युतीय डिजाइन परिवर्तन गर्ने, PCIe सँग पछाडि अनुकूलता, र थप। यसको अतिरिक्त, PCIe 5.0 लाई नयाँ मापदण्डहरूसँग डिजाइन गरिएको छ जसले लामो दूरीमा विलम्बता र सिग्नल क्षीणन कम गर्दछ।

PCI-SIG संस्थाले यस वर्षको पहिलो त्रैमासिकमा स्पेसिफिकेशनको १.० संस्करण पूरा गर्ने अपेक्षा गरेको छ, तर तिनीहरूले मापदण्डहरू विकास गर्न सक्छन्, तर टर्मिनल उपकरण बजारमा कहिले प्रस्तुत गरिन्छ भनेर नियन्त्रण गर्न सक्दैनन्, र यो अपेक्षा गरिएको छ कि पहिलो PCIe ५.० उपकरणहरू यस वर्ष डेब्यू हुनेछन्, र २०२० मा थप उत्पादनहरू देखा पर्नेछन्। यद्यपि, उच्च गतिको आवश्यकताले मानक निकायलाई PCI एक्सप्रेसको अर्को पुस्ता परिभाषित गर्न प्रेरित गर्‍यो। PCIe ५.० को लक्ष्य भनेको कम से कम समयमा मानकको गति बढाउनु हो। त्यसकारण, PCIe ५.० लाई कुनै पनि अन्य महत्त्वपूर्ण नयाँ सुविधाहरू बिना PCIe ४.० मानकमा गति बढाउन डिजाइन गरिएको हो।

उदाहरणका लागि, PCIe 5.0 ले PAM 4 सिग्नलहरूलाई समर्थन गर्दैन र PCIe मानकलाई सबैभन्दा छोटो समयमा 32 GT/s समर्थन गर्न सक्षम बनाउन आवश्यक नयाँ सुविधाहरू मात्र समावेश गर्दछ।

हार्डवेयर चुनौतीहरू

PCI एक्सप्रेस ५.० लाई समर्थन गर्ने उत्पादन तयार गर्ने प्रमुख चुनौती च्यानल लम्बाइसँग सम्बन्धित हुनेछ। सिग्नल दर जति छिटो हुन्छ, PC बोर्ड मार्फत प्रसारित सिग्नलको क्यारियर फ्रिक्वेन्सी त्यति नै उच्च हुन्छ। दुई प्रकारका भौतिक क्षतिले इन्जिनियरहरूले PCIe सिग्नलहरू प्रसार गर्न सक्ने हदसम्म सीमित गर्दछ:

· १. च्यानलको क्षीणन

· २. पिन, कनेक्टर, थ्रु-होल र अन्य संरचनाहरूमा प्रतिबाधा विच्छेदनका कारण च्यानलमा हुने परावर्तनहरू।

PCIe 5.0 स्पेसिफिकेशनले १६ GHz मा -३६dB एटेन्युएसन भएका च्यानलहरू प्रयोग गर्दछ। १६ GHz फ्रिक्वेन्सीले ३२ GT/s डिजिटल सिग्नलहरूको लागि Nyquist फ्रिक्वेन्सीलाई प्रतिनिधित्व गर्दछ। उदाहरणका लागि, जब PCIe5.0 सिग्नल सुरु हुन्छ, यसमा ८०० mV को विशिष्ट शिखर-देखि-शिखर भोल्टेज हुन सक्छ। यद्यपि, सिफारिस गरिएको -३६dB च्यानलबाट गुज्रिसकेपछि, खुला आँखासँगको कुनै पनि समानता हराउँछ। ट्रान्समिटर आधारित समीकरण (de-accentuating) र रिसीभर समीकरण (CTLE र DFE को संयोजन) लागू गरेर मात्र PCIe5.0 सिग्नल प्रणाली च्यानलबाट पार गर्न सकिन्छ र रिसीभरद्वारा सही रूपमा व्याख्या गर्न सकिन्छ। PCIe 5.0 सिग्नलको न्यूनतम अपेक्षित आँखा उचाइ १०mV (समानीकरण पछि) हो। लगभग-सही कम-जिटर ट्रान्समिटरको साथ पनि, च्यानलको महत्त्वपूर्ण एटेन्युएसनले सिग्नल एम्प्लिच्युडलाई बिन्दुमा घटाउँछ जहाँ परावर्तन र क्रसटलकको कारणले हुने कुनै पनि अन्य प्रकारको सिग्नल क्षति आँखा पुनर्स्थापित गर्न बन्द गर्न सकिन्छ।